Bài giảng Kiến trúc máy tính - Chương 5: Bộ nhớ trong - Nguyễn Thị Phương
Chương 5
Bộ nhớ trong
Chương 5. Bộ nhớ trong
5.1. Bộ nhớ chính bán dẫn
5.2. Cơ chế sửa lỗi
5.3. Tổ chức bộ nhớ DRAM mở rộng
5.1 Bộ nhớ bán dẫn
a. Tổ chức
Các thành phần chính của BN bán dẫn là
các ô nhớ (memory cell)
Đặc điểm chính:
Có 2 trạng thái biểu diễn 2 bit 0, 1
Có khả năng ghi vào (ít nhất một lần)
Có khả năng đọc ra
Có 3 đầu cuối:
Đường select để chọn ra ô nhớ để đọc hoặc
ghi
Đường điều khiển để chỉ thị thao tác đọc hoặc
ghi
Đường đưa dữ liệu vào hoặc đọc dữ liệu ra
b. Các loại bộ nhớ bán dẫn
RAM - Ramdom Access Memory: Bộ nhớ truy cập
ngẫu nhiên
Bộ nhớ đọc ghi
Cơ chế ghi sử dụng tín hiệu điện
Cho phép xóa
Bộ nhớ điện động
ROM - Read-only Memory: Bộ nhớ chỉ đọc
Bộ nhớ chỉ đọc
Trước đây không xóa được. Hiện nay một số loại xóa được
nhưng phải sử dụng mạch điện chuyên biệt
Bộ nhớ điện tĩnh
Đặc điểm chung:
Phương thức truy cập: truy cập ngẫu nhiên, sử dụng địa chỉ
c. Bộ nhớ RAM
Bộ nhớ random-access memory (RAM): cho phép
đọc và ghi dữ liệu một cách nhanh chóng, cả đọc
và ghi đều sử dụng các tín hiệu điện
Bộ nhớ RAM là bộ nhớ điện động, khi mất nguồn,
dữ liệu bị mất Chỉ sử dụng RAM với mục đích
lưu trữ tạm thời
Có hai công nghệ RAM :
RAM động - Dynamic RAM (DRAM)
RAM tĩnh - Static RAM (SRAM)
DRAM vSRAM
RAM độnDynamic RAM (DRAM)
DRAM
Có các ô nhớ lưu trữ dữ liệu
bằng cách nạp cho các tụ điện
Điện tích có hoặc không có trê
mỗi tụ điện tương ứng với các
bit 1 hoặc 0
Cần phải nạp điện định kỳ để
duy trì lưu trữ dữ liệu
Điện tích trên tụ điên bị rò rỉ
ngay cả khi có nguồi nuôi
cần có dòng làm tươi (định kỳ)
+
DRAM vSRAM
RAM tĩnh Static RAM (SRAM)
. Thiết bị số sử dụng các
thành phần logic giống nhau
trong bộ xử lý
. Các giá trị nhị phân được
lưu trữ trong các cổng logic
flip-flop truyền thống.
. Giữ được dữ liệu đến khi
nào còn có nguồn cung cấp
cho nó
So sánh SRAM vDRAM
Đều là bộ nhớ điện động
Phải được nối với nguồn liên tục để ô nhớ lưu trữ được giá trị bit.
RAM động
Dễ dàng chế tạo, kích thước nhỏ hơn
Mật độ lớn hơn(các ô nhớ nhỏ hơn nhiều ô nhớ hơn trong một
đơn vị diện tích)
Giá thành rẻ hơn
Đòi hỏi phải hỗ trợ dòng làm tươi
Thích hợp với các bộ nhớ dung lượng cao
Được sử dụng cho bộ nhớ chính
RAM Tĩnh
Nhanh hơn
Được sử dụng làm bộ nhớ đệm (cache) (cả trong và ngoài chip)
Bộ nhớ ROM (Read Only Memory)
Chứa dữ liệu vĩnh cửu, không thể thay đổi hay thêm vào
Không cần cung cấp nguồn để duy trì giá trị bit trong bộ nhớ
Dữ liệu hay chương trình lưu trữ vĩnh cửu trong bộ nhớ chính và
không cần thiết phải tải từ thiết bị lưu trữ thứ hai
Ứng dụng:
Vi lập trình
Lưu trữ các file hệ thống
Dữ liệu thực tế được nạp với chip như một phần của chu trình
sản xuất chip.
Nhược điểm của điều này:
Không có chỗ cho lỗi, nếu sai một bit thì toàn bộ lô ROM sẽ bị vứt đi
Việc nạp dữ liệu vào ROM tốn một khoản chi phí cố định khá lớn
CáloạBN ROM
PROM (Programmable ROM) – ROM có thể lập trình được
. Việc thay thế ít tốn kém hơn
. Không xóa được và chỉ có thể ghi một lần duy nhất
. Quá trình ghi được thực hiện bằng điện do nhà cung cấp hoặc khách
hàng thực hiện tại thời điểm sau thời điểm sản xuất chip
. Cần có thiết bị ghi đặc biệt để thực hiện quá trình ghi
. Linh hoạt và tiện lợi
. Thích hợp với chu trình sản xuất một số lượng lớn
EPROM
. Bộ nhớ PROM có thể xóa được
. Quá trình xóa có thể thực hiện nhiều lần
. Đắt hơn so PROM nhưng có ưu điểm do khả năng cập nhật lại
CáloạBN ROM
. EEPROM
. Bộ nhớ PROM xóa bằng điện
. Có thể ghi vào bất cứ thời điểm nào mà không cần phải xóa dữ liệu
trước đó
. Kết hợp ưu điểm của việc không xóa được và sự linh hoạt của việc
cập nhật tại chỗ
. Đắt hơn so với EPROM
. Flash Memory
. Trung gian giữa EPROM và EEPROM
. Sử dụng cộng nghệ xóa điện, không cho phép xóa cấp độ byte
. Tốc độ xóa nhanh hơn
. Mỗi cell chỉ sử dụng 1 transistor, mật độ cell lớn hơn các bộ nhớ
trên
Cáloạbộ nhớ bán dẫn
Table 5.1 Semiconductor Memory Types
e. Tổ chức chip ộ nhớ
Cùng với công nghệ mạch tích hợp, bộ nhớ
bán dẫn cũng được sản xuất dưới dạng chip
đóng gói. Trong đó, các ô nhớ được tổ chức
dưới dạng ma trận nhớ.
Một số vấn đề khi thiết kế Chip bộ nhớ:
Cân đối giá thành, tốc độ, dung lượng
Số lượng bit được đọc, ghi cùng một lúc
+
Tổ chức bộ nhớ một chiều
Các đường địa chỉ: 퐴푛−1 ÷ 퐴0
có 2푛 từ nhớ
Các đường dữ liệu: 퐷푚−1 ÷ 퐷0
độ dài từ nhớ = m bit
Dung lượng chip nhớ = 2푛 × 푚
bit
Các đường điều khiển:
Tín hiệu chọn chip CS (Chip
Select)
Tín hiệu điều khiển đọc OE
(Output Enable)
Tín hiệu điều khiển ghi WE
(Write Enable)
Các tín hiệu điều khiển thường
tích cực với mức 0)
+
Ví dụ tổ chức BN RAM: DRAM 16Mb
VtưDơ:nTgổ tcựhứvớcibRộOnMhớvàDRcáAcMbộ16nMhớbt(rmonôghkìnhhác)
Tổ chức thành 4 ma trận nhớ 2048 x 2048
11 đường địa chỉ cho hàng
11 đường đc cho cột, mỗi cột 4 bit
DSửRAdMụng gthhéêpmkê1nchhđâển gthiảìmdusnốgclhưâợnnđgịDaRcAhỉMcủa
tăng 4 lần
Msaạucđhólàgmhitvưàơoi:chsửíndhụvnịgtrbí ộđóđệm, đọc dữ liệu ra
Bộ nhớ 16 Mb DRAM (4M x 4) cơ bản
Đóng gói chip
Công nghệ mạch tích hợp: đóng gói chip thành các IC và có
các chân để giao tiếp dữ liệu với bên ngoài
Chip EPROM 8-Mbit: tổ chức thành
1M x 8, 32 chân:
20 chân địa chỉ (A0 – A19)
8 chân dữ liệu (D0 – D7)
chân cấp nguồn Vcc
chân nối đất Vss
Chân cho phép hoạt động: Chip enable
- CE
Chân Vpp: cung cấp trong quá trình
lập trình (hoạt động ghi)
Đóngóchip
Chip DRAM
11 chân địa chỉ (A0 – A10), 4
chân dữ liệu (D0 – D3)
Chân cho phép ghi WE (write
enable)
Chân cho phép đọc OE
(output enable)
Chân chọn địa chỉ hàng RAS
và cột CAS
Chân không có tín hiệu NC
Tổ chứmodule 1MByte
Tổ chức bộ nhớ đan xen (interleaved
memory)
Bao gồm một tập hợp các chip DRAM
Nhóm lại thành một dải bộ nhớ
Mỗi dải có thể độc lập phục vụ một yêu cầu đọc, ghi bộ
nhớ
K dải có thể phục vụ K yêu cầu đồng thời, tốc độ đọc, ghi
bộ nhớ tăng theo tỷ lệ của K
Nếu các từ liên tiếp của bộ nhớ được lưu trữ ở các dải
khác nhau, việc truyền một khối của bộ nhớ sẽ được đẩy
nhanh.
Tải về để xem bản đầy đủ
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Kiến trúc máy tính - Chương 5: Bộ nhớ trong - Nguyễn Thị Phương", để tải tài liệu gốc về máy hãy click vào nút Download ở trên
File đính kèm:
- bai_giang_kien_truc_may_tinh_chuong_5_bo_nho_trong_nguyen_th.pdf