Bài giảng Hệ thống máy tính - Chương 2: Kiến trúc bộ nhớ

Bài giảng Hệ thống máy tính

NKK-HUT

Hệ thống máy tính

Nội dung học phần

Chương 1. Giới thiệu chung

Chương 2. Kiến trúc bộ nhớ

Chương 3. Kiến trúc vào-ra

Chương 4. Kiến trúc bộ xử lý

Chương 5. Kiến trúc máy tính tiên tiến

Chương 2

KIẾN TRÚC BỘ NHỚ

Nguyễn Kim Khánh

Trường Đại học Bách khoa Hà Nội

8 September 2009

1

8 September 2009

2

NKK-HUT

Nội dung

2.1. Tổng quan về hệ thống nhớ

1. Các đặc trưng của hệ thống nhớ

Vị trí

2.1. Tổng quan về hệ thống nhớ

2.2. Bộ nhớ bán dẫn

2.3. Bộ nhớ chính

Bên trong CPU:

tập thanh ghi

Bộ nhớ trong:

2.4. Bộ nhớ cache

bộ nhớ chính

bộ nhớ cache

2.5. Bộ nhớ ảo

Bộ nhớ ngoài: các thiết bị nhớ

2.6. Hệ thống lưu trữ RAID

Dung lượng

Độ dài từ nhớ (tính bằng bit)

Số lượng từ nhớ

8 September 2009

3

8 September 2009

4

Nguyễn Kim Khánh - ĐHBKHN

1

Bài giảng Hệ thống máy tính

NKK-HUT

Các đặc trưng của hệ thống nhớ (tiếp)

Đơn vị truyền

Các đặc trưng của hệ thống nhớ (tiếp)

Hiệu năng (performance)

Từ nhớ

Thời gian truy nhập

Chu kỳ nhớ

Khối nhớ

Tốc độ truyền

Phương pháp truy nhập

Kiểu vật lý

Truy nhập tuần tự (băng từ)

Truy nhập trực tiếp (các loại đĩa)

Truy nhập ngẫu nhiên (bộ nhớ bán dẫn)

Truy nhập liên kết (cache)

Bộ nhớ bán dẫn

Bộ nhớ từ

Bộ nhớ quang

8 September 2009

5

8 September 2009

6

NKK-HUT

Các đặc trưng của hệ thống nhớ (tiếp)

Các đặc tính vật lý

2. Phân cấp hệ thống nhớ

Khả biến / Không khả biến

(volatile / nonvolatile)

Xoá được / không xoá được

Tổ chức

8 September 2009

7

8 September 2009

8

Nguyễn Kim Khánh - ĐHBKHN

2

Bài giảng Hệ thống máy tính

NKK-HUT

Ví dụ hệ thống nhớ thông dụng

Nguyên lý cục bộ hoá tham chiếu bộ nhớ

Trong một khoảng thời gian đủ nhỏ CPU

thường chỉ tham chiếu các thông tin

trong một khối nhớ cục bộ

Ví dụ:

Cấu trúc chương trình tuần tự

Vòng lặp có thân nhỏ

Cấu trúc dữ liệu mảng

Từ trái sang phải:

dung lượng tăng dần

tốc độ giảm dần

giá thành/1bit giảm dần

8 September 2009

9

8 September 2009

10

NKK-HUT

2.2. Bộ nhớ bán dẫn

ROM (Read Only Memory)

1. Phân loại

Kiểu bộ nhớ

Bộ nhớ không khả biến

Tiêu

chuẩn

Khả năng xoá Cơ chế ghi

Tính

khả biến

Lưu trữ các thông tin sau:

Read Only Memory

(ROM)

Mặt nạ

Thư viện các chương trình con

Bộ nhớ

chỉ đọc

Không xoá

được

Programmable ROM

(PROM)

Các chương trình điều khiển hệ thống (BIOS)

Các bảng chức năng

Erasable PROM

(EPROM)

bằng tia cực tím,

cả chip

Không

khả biến

Bộ nhớ

hầu như

chỉ đọc

Vi chương trình

Bằng điện

Electrically Erasable

PROM (EEPROM)

bằng điện,

mức từng byte

Flash memory

bằng điện,

từng khối

Bộ nhớ

đọc-ghi

Random Access

Memory (RAM)

8 September 2009

bằng điện,

Bằng điện

Khả biến

mức từng byte

11

8 September 2009

12

Nguyễn Kim Khánh - ĐHBKHN

3

Bài giảng Hệ thống máy tính

NKK-HUT

Các kiểu ROM

Các kiểu ROM (tiếp)

ROM mặt nạ:

thông tin được ghi khi sản xuất

rất đắt

EEPROM (Electrically Erasable PROM)

Có thể ghi theo từng byte

Xóa bằng điện

PROM (Programmable ROM)

Cần thiết bị chuyên dụng để ghi bằng chương

trình Æ chỉ ghi được một lần

Flash memory (Bộ nhớ cực nhanh)

Ghi theo khối

Xóa bằng điện

EPROM (Erasable PROM)

Cần thiết bị chuyên dụng để ghi bằng chương

trình Æ ghi được nhiều lần

Trước khi ghi lại, xóa bằng tia cực tím

8 September 2009

13

8 September 2009

14

NKK-HUT

RAM (Random Access Memory)

SRAM (Static) – RAM tĩnh

Bộ nhớ đọc-ghi (Read/Write Memory)

Khả biến

Các bit được lưu trữ bằng các Flip-Flop

Æ thông tin ổn định

Lưu trữ thông tin tạm thời

Cấu trúc phức tạp

Có hai loại: SRAM và DRAM

Dung lượng chip nhỏ

Tốc độ nhanh

(Static and Dynamic)

Đắt tiền

Dùng làm bộ nhớ cache

8 September 2009

15

8 September 2009

16

Nguyễn Kim Khánh - ĐHBKHN

4

Bài giảng Hệ thống máy tính

NKK-HUT

DRAM (Dynamic) – RAM động

Một số DRAM tiên tiến

Enhanced DRAM

Cache DRAM

Các bit được lưu trữ trên tụ điện

Æ cần phải có mạch làm tươi

Cấu trúc đơn giản

Synchronous DRAM (SDRAM): làm việc

được đồng bộ bởi xung clock

Dung lượng lớn

DDR-SDRAM (Double Data Rate SDRAM)

Tốc độ chậm hơn

Rẻ tiền hơn

Dùng làm bộ nhớ chính

8 September 2009

17

8 September 2009

18

NKK-HUT

2. Tổ chức của chip nhớ

Các tín hiệu của chip nhớ

Sơ đồ cơ bản của chip nhớ

Các đường địa chỉ: A_n-1÷ A₀Æ có 2ⁿtừ nhớ

Các đường dữ liệu: D_m-1÷ D₀Æ độ dài từ

nhớ = m bit

Dung lượng chip nhớ = 2ⁿx m bit

Các đường điều khiển:

Tín hiệu chọn chip CS (Chip Select)

Tín hiệu điều khiển đọc OE (Output Enable)

Tín hiệu điều khiển ghi WE (Write Enable)

(Các tín hiệu điều khiển thường tích cực với mức 0)

8 September 2009

19

8 September 2009

20

Nguyễn Kim Khánh - ĐHBKHN

5

Bài giảng Hệ thống máy tính

NKK-HUT

Tổ chức của DRAM

Chip nhớ

Dùng n đường địa chỉ dồn kênh Æ cho

phép truyền 2n bit địa chỉ

Tín hiệu chọn địa chỉ hàng RAS

(Row Address Select)

Tín hiệu chọn địa chỉ cột CAS

(Column Address Select)

Dung lượng của DRAM= 2²ⁿx m bit

8 September 2009

21

8 September 2009

22

NKK-HUT

3. Thiết kế mô-đun nhớ bán dẫn

Tăng độ dài từ nhớ

VD1:

Dung lượng chip nhớ 2ⁿ

Cần thiết kế để tăng dung lượng:

x

m bit

Cho chip nhớ SRAM 4K x 4 bit

Thiết kế mô-đun nhớ 4K x 8 bit

Giải:

Thiết kế tăng độ dài từ nhớ

Thiết kế tăng số lượng từ nhớ

Thiết kế kết hợp

Dung lượng chip nhớ = 2¹²x 4 bit

chip nhớ có:

12 chân địa chỉ

4 chân dữ liệu

mô-đun nhớ cần có:

12 chân địa chỉ

8 chân dữ liệu

8 September 2009

23

8 September 2009

24

Nguyễn Kim Khánh - ĐHBKHN

6

Bài giảng Hệ thống máy tính

NKK-HUT

Ví dụ tăng độ dài từ nhớ

Bài toán tăng độ dài từ nhớ tổng quát

Cho chip nhớ 2ⁿx mbit

Thiết kế mô-đun nhớ 2ⁿx (k.m) bit

Dùng k chip nhớ

8 September 2009

25

8 September 2009

26

NKK-HUT

Tăng số lượng từ nhớ

VD2:

Cho chip nhớ SRAM 4K x 8 bit

Thiết kế mô-đun nhớ 8K x 8 bit

Giải:

Dung lượng chip nhớ = 2¹²x 8 bit

chip nhớ có:

12 chân địa chỉ

8 chân dữ liệu

G

0

1

A

0

1

x

Y0 Y1

Dung lượng mô-đun nhớ = 2¹³x 8 bit

0

1

0

1

13 chân địa chỉ

8 chân dữ liệu

8 September 2009

27

8 September 2009

28

Nguyễn Kim Khánh - ĐHBKHN

7

Bài giảng Hệ thống máy tính

NKK-HUT

Bài tập

Bộ giải mã 2Æ4

1. Tăng số lượng từ gấp 4 lần:

Cho chip nhớ SRAM 4K x 8 bit

Thiết kế mô-đun nhớ 16K x 8 bit

G

0

1

B

0

1

x

A

0

1

0

1

x

Y0 Y1 Y2 Y3

0

1

0

1

0

1

0

1

2. Tăng số lượng từ gấp 8 lần:

Cho chip nhớ SRAM 4K x 8 bit

Thiết kế mô-đun nhớ 32K x 8 bit

3. Thiết kế kết hợp:

Cho chip nhớ SRAM 4K x 4 bit

Thiết kế mô-đun nhớ 8K x 8 bit

8 September 2009

29

8 September 2009

30

NKK-HUT

2.3. Bộ nhớ chính

2. Tổ chức bộ nhớ đan xen (interleaved memory)

1. Các đặc trưng cơ bản

Độ rộng của bus dữ liệu để trao đổi với

bộ nhớ: m = 8, 16, 32, 64,128 ... bit

Chứa các chương trình đang thực hiện và các

dữ liệu đang được sử dụng

Tồn tại trên mọi hệ thống máy tính

Các ngăn nhớ được tổ chức theo byte

Æ tổ chức bộ nhớ vật lý khác nhau

Bao gồm các ngăn nhớ được đánh địa chỉ trực

tiếp bởi CPU

Dung lượng của bộ nhớ chính nhỏ hơn không

gian địa chỉ bộ nhớ mà CPU quản lý.

Việc quản lý logic bộ nhớ chính tuỳ thuộc vào

hệ điều hành

8 September 2009

31

8 September 2009

32

Nguyễn Kim Khánh - ĐHBKHN

8

Bài giảng Hệ thống máy tính

NKK-HUT

m=8bit Æ một băng nhớ tuyến tính

m = 16bit Æ hai băng nhớ đan xen

8 September 2009

33

8 September 2009

34

NKK-HUT

m = 32bit Æ bốn băng nhớ đan xen

m = 64bit Æ tám băng nhớ đan xen

8 September 2009

35

8 September 2009

36

Nguyễn Kim Khánh - ĐHBKHN

9

Bài giảng Hệ thống máy tính

NKK-HUT

2.4. Bộ nhớ đệm nhanh (cache memory)

Ví dụ về thao tác của cache

1. Nguyên tắc chung của cache

CPU yêu cầu nội dung của ngăn nhớ

CPU kiểm tra trên cache với dữ liệu này

Cache có tốc độ nhanh hơn bộ nhớ chính

Cache được đặt giữa CPU và bộ nhớ chính nhằm

tăng tốc độ CPU truy cập bộ nhớ

Nếu có, CPU nhận dữ liệu từ cache

Cache có thể được đặt trên chip CPU

(nhanh)

Nếu không có, đọc Block nhớ chứa dữ

liệu từ bộ nhớ chính vào cache

Tiếp đó chuyển dữ liệu từ cache vào

CPU

8 September 2009

37

8 September 2009

38

NKK-HUT

Cấu trúc chung của cache / bộ nhớ chính

Cấu trúc chung của cache / bộ nhớ chính (tiếp)

Bộ nhớ chính có 2^Nbyte nhớ

Bộ nhớ chính và cache được chia thành

các khối có kích thước bằng nhau

Bộ nhớ chính: B₀, B₁, B₂, ... , B_p-1(p Blocks)

Bộ nhớ cache: L₀, L₁, L₂, ... , L_m-1(m Lines)

Kích thước của Block = 8,16,32,64,128 byte

8 September 2009

39

8 September 2009

40

Nguyễn Kim Khánh - ĐHBKHN

10

Bài giảng Hệ thống máy tính

NKK-HUT

2. Các phương pháp ánh xạ

Cấu trúc chung của cache / bộ nhớ chính (tiếp)

Một số Block của bộ nhớ chính được

nạp vào các Line của cache.

(Chính là các phương pháp tổ chức bộ

nhớ cache)

Nội dung Tag (thẻ nhớ) cho biết Block

nào của bộ nhớ chính hiện đang được

chứa ở Line đó.

Khi CPU truy nhập (đọc/ghi) một từ nhớ,

có hai khả năng xảy ra:

Ánh xạ trực tiếp

(Direct mapping)

Ánh xạ liên kết toàn phần

(Fully associative mapping)

Ánh xạ liên kết tập hợp

(Set associative mapping)

Từ nhớ đó có trong cache (cache hit)

Từ nhớ đó không có trong cache (cache

miss).

8 September 2009

41

8 September 2009

42

NKK-HUT

Ánh xạ trực tiếp

Minh hoạ ánh xạ trực tiếp

Mỗi Block của bộ nhớ chính chỉ có thể được nạp

vào một Line của cache:

B₀Æ L₀

B₁Æ L₁

....

B

_m-1Æ L_m-1

B_mÆ L₀

_m+1Æ L₁

....

B

Tổng quát

B_jchỉ có thể nạp vào L _{j mod m}

m là số Line của cache.

8 September 2009

43

8 September 2009

44

Nguyễn Kim Khánh - ĐHBKHN

11

Bài giảng Hệ thống máy tính

NKK-HUT

Đặc điểm của ánh xạ trực tiếp

Ánh xạ liên kết toàn phần

Mỗi một địa chỉ N bit của bộ nhớ chính gồm

ba trường:

Mỗi Block có thể nạp vào bất kỳ Line

nào của cache.

Địa chỉ của bộ nhớ chính bao gồm hai

trường:

Trường Word gồm W bit xác định một từ nhớ

trong Block hay Line:

2^W= kích thước của Block hay Line

Trường Line gồm L bit xác định một trong số các

Line trong cache:

2^L= số Line trong cache = m

Trường Tag gồm T bit:

T = N - (W+L)

Trường Word giống như trường hợp ở

trên.

Trường Tag dùng để xác định Block của

bộ nhớ chính.

Tag xác định Block đang nằm ở Line đó

Bộ so sánh đơn giản

Xác suất cache hit thấp

8 September 2009

45

8 September 2009

46

NKK-HUT

Minh hoạ ánh xạ liên kết toàn phần

Đặc điểm của ánh xạ liên kết toàn phần

So sánh đồng thời với tất cả các Tag Æ

mất nhiều thời gian

Xác suất cache hit cao.

Bộ so sánh phức tạp.

8 September 2009

47

8 September 2009

48

Nguyễn Kim Khánh - ĐHBKHN

12

Bài giảng Hệ thống máy tính

NKK-HUT

Ánh xạ liên kết tập hợp

Minh hoạ ánh xạ liên kết tập hợp

Cache đươc chia thành các Tập (Set)

Mỗi một Set chứa một số Line

Ví dụ:

4 Line/Set Æ 4-way associative mapping

Ánh xạ theo nguyên tắc sau:

B₀Æ S₀

B₁Æ S₁

B₂Æ S₂

.......

8 September 2009

49

8 September 2009

50

NKK-HUT

Đặc điểm của ánh xạ liên kết tập hợp

Kích thước Block = 2^WWord

Ví dụ về ánh xạ địa chỉ

Không gian địa chỉ bộ nhớ chính = 4GB

Dung lượng bộ nhớ cache là 256KB

Kích thước Line (Block) = 32byte.

Trường Set có S bit dùng để xác định

một trong số V = 2^SSet

Trường Tag có T bit: T = N - (W+S)

Tổng quát cho cả hai phương pháp trên

Thông thường 2,4,8,16Lines/Set

Xác định số bit của các trường địa chỉ

cho ba trường hợp tổ chức:

Ánh xạ trực tiếp

Ánh xạ liên kết toàn phần

Ánh xạ liên kết tập hợp 4 đường

8 September 2009

51

8 September 2009

52

Nguyễn Kim Khánh - ĐHBKHN

13

Bài giảng Hệ thống máy tính

NKK-HUT

Với ánh xạ trực tiếp

Với ánh xạ liên kết toàn phần

Bộ nhớ chính = 4GB = 2³²byte Æ N = 32 bit

Cache = 256 KB = 2¹⁸byte.

Line = 32 byte = 2⁵byte Æ W = 5 bit

Bộ nhớ chính = 4GB = 2³²byte Æ N = 32 bit

Line = 32 byte = 2⁵byte Æ W = 5 bit

Số Line trong cache = 2¹⁸/ 2⁵= 2¹³Line

Số bit của trường Tag sẽ là: T = 32 - 5 = 27 bit

Æ L = 13 bit

T = 32 - (13 + 5) = 14 bit

8 September 2009

53

8 September 2009

54

NKK-HUT

Với ánh xạ liên kết tập hợp 4 đường

Bài tập

Bộ nhớ chính = 4GB = 2³²byte Æ N = 32 bit

Line = 32 byte = 2⁵byte Æ W = 5 bit

Số Line trong cache = 2¹⁸/ 2⁵= 2¹³Line

Một Set có 4 Line = 2²Line

Giả thiết rằng máy tính có 128KB cache tổ

chức theo kiểu ánh xạ liên kết tập hợp 4-line.

Cache có tất cả là 1024 Set từ S0 đến

S1023. Địa chỉ bộ nhớ chính là 32-bit và đánh

địa chỉ cho từng byte.

Æ số Set trong cache = 2¹³/ 2²= 2¹¹Set Æ

a) Tính số bit cho các trường địa chỉ khi truy

nhập cache ?

S = 11 bit

Số bit của trường Tag sẽ là: T = 32 - (11 + 5)

b) Xác định byte nhớ có địa chỉ 003D02AF₍₁₆₎

được ánh xạ vào Set nào của cache ?

= 16 bit

8 September 2009

55

8 September 2009

56

Nguyễn Kim Khánh - ĐHBKHN

14

Bài giảng Hệ thống máy tính

NKK-HUT

3. Thuật giải thay thế (1): Ánh xạ trực tiếp

Thuật giải thay thế (2): Ánh xạ liên kết

Được thực hiện bằng phần cứng (nhanh)

Random: Thay thế ngẫu nhiên

Không phải lựa chọn

Mỗi Block chỉ ánh xạ vào một Line xác

định

FIFO (First In First Out): Thay thế Block nào

nằm lâu nhất ở trong Set đó

Thay thế Block ở Line đó

LFU (Least Frequently Used): Thay thế Block

nào trong Set có số lần truy nhập ít nhất trong

cùng một khoảng thời gian

LRU (Least Recently Used): Thay thế Block ở

trong Set tương ứng có thời gian lâu nhất không

được tham chiếu tới.

Tối ưu nhất: LRU

8 September 2009

57

8 September 2009

58

NKK-HUT

4. Phương pháp ghi dữ liệu khi cache hit

Ghi xuyên qua (Write-through):

2.5. Bộ nhớ ảo (Virtual Memory)

Khái niệm bộ nhớ ảo: gồm bộ nhớ chính và

bộ nhớ ngoài mà được CPU coi như là một

bộ nhớ duy nhất (bộ nhớ chính).

ghi cả cache và cả bộ nhớ chính

tốc độ chậm

Các kỹ thuật thực hiện bộ nhớ ảo:

Kỹ thuật phân trang (thông dụng): Chia không

gian địa chỉ bộ nhớ thành các trang nhớ có kích

thước bằng nhau và nằm liền kề nhau

Ghi trả sau (Write-back):

chỉ ghi ra cache

tốc độ nhanh

Thông dụng: kích thước trang = 4KBytes

Kỹ thuật phân đoạn: Chia không gian nhớ thành

các đoạn nhớ có kích thước thay đổi, các đoạn

nhớ có thể gối lên nhau.

khi Block trong cache bị thay thế cần phải

ghi trả cả Block về bộ nhớ chính

8 September 2009

59

8 September 2009

60

Nguyễn Kim Khánh - ĐHBKHN

15

Bài giảng Hệ thống máy tính

NKK-HUT

Phân trang

Cấp phát các khung trang

Phân chia bộ nhớ thành các phần có kích

thước bằng nhau gọi là các khung trang

Chia chương trình (tiến trình) thành các trang

Cấp phát số hiệu khung trang yêu cầu cho

tiến trình

HĐH duy trì danh sách các khung trang nhớ

trống

Tiến trình không yêu cầu các khung trang liên

tiếp

Sử dụng bảng trang để quản lý

8 September 2009

61

8 September 2009

62

NKK-HUT

Địa chỉ logic và địa chỉ vật lý của phân trang

Nguyên tắc làm việc của bộ nhớ ảo phân trang

Phân trang theo yêu cầu

Không yêu cầu tất cả các trang của tiến trình nằm

trong bộ nhớ

Chỉ nạp vào bộ nhớ những trang được yêu cầu

Lỗi trang

Trang được yêu cầu không có trong bộ nhớ

HĐH cần hoán đổi trang yêu cầu vào

Có thể cần hoán đổi một trang nào đó ra để lấy

chỗ

Cần chọn trang để đưa ra

8 September 2009

63

8 September 2009

64

Nguyễn Kim Khánh - ĐHBKHN

16

Bài giảng Hệ thống máy tính

NKK-HUT

Thất bại

Lợi ích

Không cần toàn bộ tiến trình nằm trong

bộ nhớ để chạy

Quá nhiều tiến trình trong bộ nhớ quá nhỏ

HĐH tiêu tốn toàn bộ thời gian cho việc hoán

đổi

Có thể hoán đổi trang được yêu cầu

Có ít hoặc không có công việc nào được thực

hiện

Như vậy có thể chạy những tiến trình

lớn hơn tổng bộ nhớ sẵn dùng

Đĩa luôn luôn sáng

Giải pháp:

Bộ nhớ chính được gọi là bộ nhớ thực

Người dùng cảm giác bộ nhớ lớn hơn

bộ nhớ thực

Thuật toán thay trang

Giảm bớt số tiến trình đang chạy

Thêm bộ nhớ

8 September 2009

65

8 September 2009

66

NKK-HUT

Cấu trúc bảng trang

Translation Lookaside Buffer

Mỗi tham chiếu bộ nhớ ảo gây ra hai

truy cập bộ nhớ vật lý

Tìm điểm vào của bảng trang

Tìm dữ liệu

Sử dụng cache đặc biệt cho bảng trang

TLB

8 September 2009

67

8 September 2009

68

Nguyễn Kim Khánh - ĐHBKHN

17

Bài giảng Hệ thống máy tính

NKK-HUT

Hoạt động của TLB

Hoạt động của TLB và Cache

8 September 2009

69

8 September 2009

70

NKK-HUT

2.6. Hệ thống lưu trữ - RAID

Đặc điểm của RAID

Tập các đĩa cứng vật lý được OS coi như

một ổ logic duy nhất Æ dung lượng lớn

Redundant Array of Inexpensive Disks

Redundant Array of Independent Disks

Hệ thống nhớ dung lượng lớn

Dữ liệu được lưu trữ phân tán trên các ổ

đĩa vật lý Æ truy cập song song (nhanh)

Có thể sử dụng dung lượng dư thừa để

lưu trữ các thông tin kiểm tra chẵn lẻ, cho

phép khôi phục lại thông tin trong trường

hợp đĩa bị hỏng Æ an toàn thông tin

7 loại phổ biến (RAID 0 – 6)

8 September 2009

71

8 September 2009

72

Nguyễn Kim Khánh - ĐHBKHN

18

Bài giảng Hệ thống máy tính

NKK-HUT

RAID 0, 1, 2

RAID 3 & 4

8 September 2009

73

8 September 2009

74

NKK-HUT

RAID 5 & 6

Ánh xạ dữ liệu của RAID 0

8 September 2009

75

8 September 2009

76

Nguyễn Kim Khánh - ĐHBKHN

19

Bài giảng Hệ thống máy tính

NKK-HUT

Hết chương 2

8 September 2009

77

Nguyễn Kim Khánh - ĐHBKHN

20

Bài giảng Hệ thống máy tính - Chương 2: Kiến trúc bộ nhớ - Nguyễn Kim Khánh