Bài giảng Kiến trúc máy tính - Chương 5: Bộ nhớ trong - Nguyễn Hằng Phương
1
Chương 5
Bộ nhớ trong
5.1 Bộ nhớ chính bán dẫn
Tổ chức
DRAM và SRAM
Các loại ROM
Logic Chip
Đóng gói
Tổ chức Module
Bộ nhớ xen kẽ
+
5.2 Sửa lỗi
5.3 Tổ chức DRAM cải tiến
DRAM đồng bộ
Rambus DRAM
DDR SDRAM
Cache DRAM
NỘI DUNG
2
3
+
Hoạt động của ô nhớ
4
+
Hoạt động của ô nhớ
Ô nhớ là phần tử nhớ được 1 bit thông tin
Tính chất ô nhớ
hai trạng thái ổn định
Có thể ghi/đọc ô nhớ
Các tín hiệu
Tín hiệu select - chọn 1 ô nhớ
Tín hiệu control -chỉ định đọc hoặc ghi
Dữ liệu
Data in: đặt trạng thái ô nhớ
Sense: dữ liệu đầu ra
5
Các loại bộ nhớ bán dẫn
Kiểu bộ nhớ
Loại
Xoá
Cơ chế ghi
Volatility
Random-access
memory (RAM)
Read-write
memory
Electrically,
byte-level
Electrically
Volatile
Read-only
memory (ROM)
Masks
Read-only
memory
Not possible
Programmable
ROM (PROM)
Erasable PROM
(EPROM)
UV light, chip-
level
Nonvolatile
Electrically
Read-mostly
memory
Electrically Erasable
PROM (EEPROM)
Electrically,
byte-level
Electrically,
block-level
Flash memory
Table 51 Semconductor Memory Types
6
+
RAM động - Dynamic RAM (DRAM)
2 loại công nghệ RAM :
RAM động - Dynamic RAM (DRAM)
RAM tĩnh - Static RAM (SRAM)
DRAM
Có nhiều ô nhớ lưu trữ dữ liệu bằng điện tích trong tụ điện
Có điện tích trên tụ - bit 1
Không có điện tích trên tụ - bit 0
Cần phải nạp điện định kỳ để duy trì lưu trữ dữ liệu
“Động” được hiểu là xu hướng điện tích trên tụ rò rỉ ngay cả khi
luôn được cấp điện
7
Cấu trúc & hoạt động
của DRAM
Dòng địa chỉ được kích hoạt khi bit
được đọc /ghi (Transistor đóng)
Ghi:
- Điện áp được đặt vào đường bit:
điện áp cao cho bit 1, thấp cho bit 0
- 1 tín hiệu được đặt vào dòng địa chỉ
truyền dòng nạp vào tụ điện
Đọc:
- Dòng địa chỉ được chọn, transistor đóng
- Điện tích trên tụ điện được đưa qua bit line tới bộ khuếch đại cảm
biến so sánh điện áp tụ với giá trị tham chiếu để xác định 1 hay 0
- Tụ phải được nạp lại
8
RAM tĩnh (SRAM)
. Thiết bị số sử dụng các thành phần logic tương tự trong BXL
. Các giá trị nhị phân được lưu trữ trong các cổng logic flip-flop
truyền thống.
. Bit lưu dưới dạng công tắc on/off
. Vẫn giữ dữ liệu chừng nào còn có nguồn điện cấp cho nó
. Không cần refreshing
. Cache
Cấu trúc & hoạt động SRAM
• 4 transistor được kết nối để tạo ra
trạng thái logic ổn định.
• Trạng thái 1:
- C1 cao, C2 thấp
- T1 và T4 tắt, T2 và T3 bật.
• Trạng thái 0:
- C1 thấp, C2 cao
- T1 và T4 bật, T2 và T3 tắt.
• Dòng địa chỉ điều khiển T5, T6
• Ghi - giá trị mong muốn đặt vào
B, phần bù của nó đặt vào B.
• Đọc - giá trị được đọc từ dòng B.
10
So sánh SRAM và DRAM
Đều khả biến
Phải cấp nguồn điện liên tục để duy trì giá trị bit
Động
Dễ dàng chế tạo, kích thước nhỏ hơn
Mật độ lớn hơn (ô nhớ nhỏ hơn nhiều ô nhớ hơn/đơn vị S)
Giá thành rẻ hơn
Đòi hỏi hệ mạch refresh hỗ trợ
Thích hợp với các yêu cầu bộ nhớ lớn
Sử dụng cho bộ nhớ chính
Tĩnh
Nhanh hơn
Không cần hệ mạch refresh
sử dụng trong cache (cả trong và ngoài chip)
11
+
Bộ nhớ chỉ đọc (ROM)
Chứa 1 mẫu dữ liệu cố định, không thể thay đổi hay thêm vào
Không cần cấp nguồn điện để duy trì giá trị bit trong bộ nhớ
Dữ liệu hay chương trình lưu trữ vĩnh cửu trong bộ nhớ chính;
không cần phải tải từ thiết bị lưu trữ thứ hai
Dữ liệu được nạp vào chip như một phần của quy trình sản
xuất chip.
Nhược điểm của điều này:
Không có chỗ cho lỗi, nếu sai 1 bit thì toàn bộ lô ROM phải vứt đi
Việc nạp dữ liệu vào ROM tốn một khoản chi phí cố định khá lớn
12
+
ROM lập trình được - PROM
Phương án ít tốn kém hơn
bất biến và chỉ có thể ghi một lần duy nhất
Quá trình ghi được thực hiện bằng điện, có thể do nhà
cung cấp hoặc khách hàng thực hiện tại thời điểm sau
thời điểm sản xuất chip
Cần có thiết bị đặc biệt để thực hiện quá trình ghi
Linh hoạt và tiện lợi
Thích hợp với sản xuất một số lượng lớn
13
Bộ nhớ chỉ đọc
EPROM
EEPROM
Flash Memory
Bộ nhớ PROM xóa
Trung gian giữa
EPROM và
EEPROM
Bộ nhớ PROM có
thể xóa được
bằng điện
Có thể ghi vào bất cứ
thời điểm nào mà
không cần phải xóa dữ
liệu trước đó
Sử dụng cộng nghệ
xóa điện, không cho
phép xóa cấp độ
byte
Quá trình xóa có thể
thực hiện nhiều lần
Kết hợp ưu điểm của
sự bất biến và sự linh
hoạt của việc cập nhật
tại chỗ
Microchip được tổ
chức sao cho mỗi
đoạn (section) của
bộ nhớ được xóa rất
nhanh - “flash”
Đắt hơn so PROM
nhưng có ưu điểm
do khả năng cập
nhật lại
Đắt hơn so với EPROM
14
+
Tổ chức chip nhớ
Đường địa chỉ A0… An-1 2n ô nhớ
Đường dữ liệu D0… Dm-1 độ dài ô
nhớ là m bit
Dung lượng nhớ = 2n x m
Đường điều khiển:
Tín hiệu chọn chip CS (chip select)
Tín hiệu điều khiển đọc RD/ OE
Tín hiệu điều khiển ghi WR/W퐸
15
Bộ nhớ 16 Mb DRAM (4M x 4)
n
16
Đóng gói chip
17
Tổ chức
bộ nhớ
256-KByte
• Bộ nhớ gồm nhiều
chip
• Tổ chức hệ thống
chip 1 bit
• 8 chip 256K x 1 bit
18
Tổ chức module 1MByte
19
+
Bộ nhớ xen kẽ
Bao gồm một tập hợp các chip DRAM
Một số chip được nhóm lại thành một memory bank
Mỗi bank có thể độc lập phục vụ một yêu cầu đọc, ghi bộ
nhớ
K bank có thể phục vụ K yêu cầu đồng thời tốc độ đọc,
ghi bộ nhớ tăng lên K lần
Nếu các từ liên tiếp của bộ nhớ được lưu trữ ở các bank
khác nhau, việc truyền một khối của bộ nhớ sẽ được tăng
tốc
20
Sửa lỗi
Lỗi cứng
Lỗi vật lý vĩnh viễn
Một hoặc nhiều ô nhớ không thể lưu trữ dữ liệu chính xác, bị kẹt ở
giá trị 0 hoặc 1 hoặc chuyển đổi thất thường giữa 0 và 1
Nguyên nhân:
Do tác động của môi trường khắc nghiệt
Lỗi sản xuất
Do hao mòn dần
Lỗi mềm
Sự kiện ngẫu nhiên, làm thay đổi nội dung của một hay nhiều ô nhớ
Không làm hỏng bộ nhớ
Nguyên nhân:
vấn đề về nguồn điện
Ảnh hưởng của các hạt phóng xạ
Tải về để xem bản đầy đủ
40 trang
35121
Free
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Kiến trúc máy tính - Chương 5: Bộ nhớ trong - Nguyễn Hằng Phương", để tải tài liệu gốc về máy hãy click vào nút Download ở trên
File đính kèm:
- bai_giang_kien_truc_may_tinh_chuong_5_bo_nho_trong_nguyen_ha.pdf
