Bài giảng Hệ điều hành - Chương 7: Quản lý bộ nhớ (Phần 2) - Trần Thị Như Nguyệt
Chương 7: Quản lý bộ nhớ - 2
Câu hỏi ôn tập chương 7-1
Chuyển đổi địa chỉ là gì? Địa chỉ nhớ được biểu diễn như thế
nào trong quá trình chạy một chương trình?
Khi nào địa chỉ lệnh và dữ liệu được chuyển thành địa chỉ
thật?
Thế nào là dynamic linking? Nêu ưu điểm?
Thế nào là dynamic loading?
Nêu cơ chế overlay? Swapping?
Nêu các mô hình quản lý bộ nhớ?
Quản lý bộ nhớ
2
Câu hỏi ôn tập chương 7-1
Thế nào là phân mảnh ngoại? Phân mảnh nội? Cho ví dụ?
Fixed partitioning là gì? Các chiến lược placement?
Dynamic partitioning là gì? Các chiến lược placement?
Quản lý bộ nhớ
3
Câu hỏi ôn tập chương 7-1
Giả sử bộ nhớ chính được cấp phát các phân vùng có
kích thước là 600K, 500K, 200K, 300K (theo thứ tự),
sau khi thực thi xong, các tiến trình có kích thước 212K,
417K, 112K, 426K (theo thứ tự) sẽ được cấp phát bộ
nhớ như thế nào, nếu sử dụng: Thuật toán First fit, Best
fit, Next fit, Worst fit? Thuật toán nào cho phép sử dụng
bộ nhớ hiệu quả nhất trong trường hợp trên
Quản lý bộ nhớ
4
Mục tiêu
Hiểu và vận dụng các cơ chế quản lý bộ nhớ:
Cơ chế phân trang
Cơ chế phân đoạn
Quản lý bộ nhớ
5
Nội dung
Cấp phát không liên tục
Cơ chế phân trang
Cơ chế phân đoạn
Cơ chế kết hợp phân trang và phân
đoạn
Quản lý bộ nhớ
6
Cấp phát không liên tục
Cơ chế phân trang
Cơ chế phân đoạn
Cơ chế kết hợp giữa phân trang và phân đoạn
Quản lý bộ nhớ
7
Cơ chế phân trang
Bộ nhớ vật lý thật (của một hệ thống máy tính) được chia thành
nhiều khối kích thước bằng nhau, gọi là khung trang (frame)
Bộ nhớ luận lý (của một process) cũng được chia thành nhiều
khối kích thước bằng nhau (và cũng bằng kích thước của frame
trong bộ nhớ vật lý), gọi là trang (page)
Các chú ý:
Kꢀch thước/dung lượng (size) của frame hay page là lũy thꢁa của 2
(Thường tꢁ khoảng 512 byte đến 16 MB. Một số hệ thống, kích thước 1
trang có thể lên đến 1GB)
Các hệ thống hiện nay, địa chỉ vật lý và luận lý hoàn toàn tách biệt nhau.
Ví dụ một process có thể có không gian địa chỉ 64-bit (tức dùng 64 bit để
định một địa chỉ bộ nhớ luận lý tương ứng này có tới 264 byte/word)
mặc dù bộ nhớ vật lý thật có ít hơn 264 byte/word
Quản lý bộ nhớ
8
Cơ chế phân trang
Để quản lý các page (biết page nào khi đưa vào bộ
nhớ vật lý sẽ được nạp vào frame nào tương ứng),
process dùng page table (Bảng phân trang)
Bảng phân trang (page table) dùng hỗ trợ ꢂnh
xạ địa chỉ luận lꢃ thành địa chỉ vật lý (địa chỉ
thực)
Để quản lý các frame (biết frame nào còn trống,
frame nào dùng frame
table
Quản lý bộ nhớ
9
Cơ chế phân trang (tt)
frame
page
number
number
0
0
1
2
3
0
1
2
1
4
3
1
2
page 0
4
page 2
page 1
page table
logical memory
5
page 3
physical memory
Quản lý bộ nhớ
10
Cơ chế phân trang (tt)
Chuyển đổi địa chỉ trong paging
Cài đặt bảng trang
Effective access time
Tổ chức bảng trang
Bảo vệ bộ n
Quản lý bộ nhớ
11
Chuyển đổi địa chỉ trong paging
Địa chỉ luận lꢃ gꢄm cꢅ:
Số hiệu trang (Page number) p
Địa chỉ tương đối trong trang (Page offset) d
Nếu kꢀch thước của không gian địa chỉ ảo là 2m
byte/word, và kꢀch thước của mỗi trang là 2n byte/word
(đơn vị là byte hay word tꢆy theo kiến trꢇc mꢂy) thꢈ
page number
page offset
d
p
(định vị tꢀ 0 ÷ 2n − 1)
(định vị tꢀ 0 ÷ 2m − n − 1)
Có tổng cộng 2m/2n = 2m - n trang
Bảng phân trang (Page table) sẽ có tổng cộng 2m - n mục (entry)
Quản lý bộ nhớ
12
Chuyển đổi địa chỉ trong paging (tt)
f frames
logical
physical
address
f 00…00
f 11…11
address
d
d
p
f
CPU
p
f
physical
memory
page table
Quản lý bộ nhớ
13
Chuyển đổi địa chỉ trong paging (tt)
Ví dụ:
Quản lý bộ nhớ
14
(a): Trước khi các page trong một new process được cấp phát vào các
frame trống trong bộ nhớ vật lý.
(b): Sau khi các page trong một new process được cấp phát vào các
Quản lý bộ nhớ
15
Cài đặt bảng trang (paging hardware)
Bảng phân trang thường được lưu giữ trong bộ nhớ
chꢀnh
Mỗi process được hệ điều hành cꢉp một bảng phân
trang
Thanh ghi page-table base (PTBR) trꢊ đến bảng
phân trang
Thanh ghi page-table length (PTLR) biểu thị kꢀch
thước của bảng phân trang (cꢅ thể được dꢆng trong
cơ chế bảo vệ bộ nhớ)
Thường dꢆứng cꢅ tốc độ
truy xuꢉt và tꢈm kiếm cao, gọi là thanh ghi kết hợp
(associative register) hoặc translation look-aside buffers
(TLBs)
Quản lý bộ nhớ
16
Cài đặt bảng trang (tt)
Cách dùng thanh ghi Page-Table Base Register (PTBR)
Quản lý bộ nhớ
17
Cài đặt bảng trang (tt)
Cài đặt bảng trang có cải tiến với TLB (Translation look-
aside buffer)
Quản lý bộ nhớ
18
Effective access time (EAT)
Tꢀnh thꢁi gian truy xuất hiệu dụng (effective access time, EAT):
Thời gian tꢈm kiếm trong TLB (associative lookup): ε
Thời gian một chu kꢌ truy xuꢉt bộ nhớ: x
Hit ratio: tỉ số giữa số lꢋn chỉ số trang được tꢈm thꢉy (hit) trong
TLB và số lꢋn truy xuꢉt khꢍi nguꢄn tꢁ CPU.
Kꢀ hiệu hit ratio: α
Thꢁi gian cꢂn thiết để cꢃ đưꢄc chỉ số frame:
Khi chỉ số trang cꢅ trong TLB (hit):
Khi chỉ số trang không cꢅ trong TLB (miss):
Thꢁi gian truy xuất hiệu dụng:
EAT = (ε + x)α + (ε + 2x)(1 – α)
= (2 – α)x + ε
ε + x
ε + x + x
Quản lý bộ nhớ
19
Effective access time (EAT) (tt)
Vꢀ dụ 2: đơn vị thời gian
Vꢀ dụ 1: đơn vị thời gian
nano giây
nano giây
Associative lookup = 20
Memory access = 100
Hit ratio = 0.98
Associative lookup = 20
Memory access = 100
Hit ratio = 0.8
EAT = (100 + 20) ×
0.98 + (200 + 20) ×
0.02
EAT = (100 + 20) × 0.8
+ (200 + 20) × 0.2
= 1.2 × 100 + 20
= 1.02 × 100 + 20
= 140
= 122
Quản lý bộ nhớ
20
Tải về để xem bản đầy đủ
42 trang
17880
Free
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Hệ điều hành - Chương 7: Quản lý bộ nhớ (Phần 2) - Trần Thị Như Nguyệt", để tải tài liệu gốc về máy hãy click vào nút Download ở trên
File đính kèm:
- bai_giang_he_dieu_hanh_chuong_7_quan_ly_bo_nho_phan_2_tran_t.pdf
